PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-097863

(43)Date of publication of application: 10.06.1983

(51)Int.CI.

H01L 29/72 H01L 21/22

H01L 29/32

(21)Application number: 56-196564

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

07.12.1981

(72)Inventor: ETSUNO YUTAKA

OSHIMA JIRO

YASUJIMA TAKASHI YONEZAWA TOSHIO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To prevent the generation of segregation, and to obtain the semiconductor device consisting of an excellent low-noise element by forming an amorphous treatment process and an impurity region shaping process

CONSTITUTION: An oxide film 2 is shaped to the surface of an N type semiconductor substrate 1 through thermal oxidation, electron rays are irradiated while using the film 2 as a mask, and a base forming prearranged region is changed into amorphous. Boron as an impurity is diffused into the base forming prearranged region turned into amorphous, and a base region 4 is shaped. The oxide film 2 is removed, an oxide film 5 is newly formed to the surfaces of the semiconductor substrate 1 and the base region 4, and a window 6 is shaped into a region corresponding to an emitter forming prearranged region in the base region 4 through a photoetching method. The emitter forming prearranged region is changed into amorphous while using the oxide film 5 as a







mask, phosphorus as an impurity is diffused, and an emitter region 7 is molded. Extracting electrodes 9, 10 each connected to the base region 4 and the emitter region 7 are shaped, and the semiconductor device 11 is obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(9) 日本国特許庁 (JP)

10特許出願公開

②公開特許公報(A)

昭58—97863

(1) Int. Cl.³
 H 01 L 29/72
 21/22
 29/32

識別記号

庁内整理番号 7514—5F 7738—5F 7514—5F 母公開 昭和58年(1983)6月10日

発明の数 1 審査請求 未請求

(全·3 頁)

69半導体装置の製造方法

创特

[昭56—196564

@出

願 昭56(1981)12月7日

⑦発 明 者 越野裕

川崎市幸区小向東芝町1番地東京芝浦電気株式会社トランジスタ工場内

の発 明 者 大島次郎

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タ工場内 **加発 明 者 安島隆**

川崎市幸区小向東芝町1番地東京芝浦電気株式会社トランジス タ工場内

仍発 明 者 米沢敏夫

川崎市幸区小向東芝町1番地東京芝浦電気株式会社トランジス タ工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦 外2名

朔 網

1. 强则四名称

半導体装置の製造方法

2.特許請求の範囲

1 事電型の半導体基权の所定領域に非島質処理を施力工程と、非晶質化された前記所定領域に所建場電理の不執物を導入して不純物領域を形成する工程とも具備することを特徴とする半導体装置の製造方法。

3. 発明の評組を説明

本発明は、半導体装置の製造方法に関する。一般に、半導体基本中に不純物を拡散すると、不純物拡散によって形成された拡散層中に、その不純物の偏析が観察される。これは、基板中に拡散された不純物が基板内の応力分布に応じて再構成するためであり、その核となるものには空格子点(fasianey)、O2、C、重金貨等の基本中に延續を与えている部分と考えられる。これでは、個析の発生は不規則であり、種々の大きるも才を個析が共存している。個析は、不

純物の貴度分布の具常によるものでもり、 基板 結晶格子は歪んでいるが、転位等の大きな結晶 大阪を作りととはない。 従って、値折は半導体 終世の特性上間題となるようなリーク等の原因 にはならないが、半導体装置中を沈れるキャリ アの進行を変調させ、低層放動音波となる。

町して、健来から単導体被置の報音を被少させなの努力がなされている。例えば、2種類の不動物に数を同時に拡散強を指数である。とは、2種類である。という方法ができる。という方法ができる。という方法がである。というの方法ができるとなった。というなど、ないのでは、ないのでは、というの方法がある。というなど、ないのでは、ないのでは、というの方法があるが、というの方法があるが、というの方法には、ないのでは、というの方法があるが、というの方法には、ないのでは、というの方法には、ないのでは、というの方法には、というの方法には、というの方法には、というの方法には、というの方法には、というの方法には、というの方法には、というの方法には、というの方法には、というのが、というの方法には、というのが、というのが、というのが、というのが、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、というのでは、このでは、2種類では、2種

また、前述したように偶折の発生は、結晶中 の数小を歪場の分布及び数によって決定される。 従って、個折の大きさ、密席、大きさのばらつ きは、基板の結晶状態、含有不要不純物量によって決定される。との場合、個析の発生は、拡 散金の分散と再編成に依存し、個析による総否 量は拡散不純物が一定なら阿量である。/

本発明は、かかる点に鍛みてなされたもので、 傷折の発生を阻止して良好な低雑音楽子からなる半導体装置を容易に得ることができる半導体 装置の製造方法を見出したものである。

以下、本苑男の実施例について図面を参照して説明する。

先丁、第1回に示す如く、N型半導体基板』の製画に触転化により厚さ約5000mの酸化度』を形成する。次いで、半導体基板』のペース形成予定領域に対応する酸化度』の領域に周知の写真無対法により思りを同口する。次いで、この酸化額』をマスクにして電子線を服射条件知速電圧200keV、電流値1mk、照射量10¹⁴個/㎡で照射し、ペース形成予定領域を非晶質化する。この非晶質化されたペース形成予

数しく酸化質3を形成し、ペース領域4内のエ ミック形成子定領域に対応をする領域に写真値 対法により85を開口する。次いで、ペース領 域4の形成工程と同様に、酸化度3をマスクに してエミック形成子定領域を、限射条件加速電 圧200k以、電圧値1mA、照射量10¹⁶個/d の電子値射量により非晶質化した後、リンの不 細質拡散を施し、エミック領域7を形成する。

このようにして製造された半導体整置<u>1</u>では、ベース領域 / 及びエミック領域 7 の不純物 領域は、非晶質化された後に所定の不純物を導 入して形成されているので、偏析の発生がほと んど抑制されてかり、しかも僅かに発生した個 析についてもその大きさ、大きさのばらつき、 及び密度がほぼ均一なものであることが利った。 定領域ドサロンの不純物拡散を施し、ペース個 城 4 を形成した。ととて、 ペース形成予定領域 を非品質化する手段としては、電子線の服射の 他にも所定の順射条件で放射線、分子線、工能、 イオンピーム等を限封する手段を採用しても良 い。また、ペース領域すを形成する不純物のイ オン注入処理により、イオン注入条件を所定の 条件に設定するととによって、非昌賀化とペー ス俣峡4の形成とを同時に進成するようにして も良い。との場合には、イオン注入処理の際に 形成する衝撃級領域の胰腺を制御して非晶化化 **必要を照射条件を設定しても良い。また、ペー** ス形成予定領域を非品質化した後に、単処理を 施してある程度再結晶化させてから、所定の不 納物を導入してペース領域(を形成するように しても良い。また、非品質化技の不純物導入工 穏の前後の工程で所定義度のシリコンをペース 形成予定領域に導入しても良い。

次に、同図(B)に示す如く、後化質3を除去した後、半導体基板1及びペース領域4の袋面に

その結果、極めて良好な低雑音楽子によって半 導体装置』』を構成できるととが何った。


因に、本発明方法にて製造された半導体装置
1 1 では、ノイメレベルは 1 6 ~ 2 5 dBであり、 参質は約 6 5 5 であったが、昨品質化処理を採用しない従来方法で製造された半導体裁量では、
ノイメレベルは 8 ~ 1 2 dB であり参照は、約
9 7 5 であるととが実験的に確認された。

以上配明した如く、本発明に係る半導体装置の製造方法によれば、偏折の発生を阻止して良好を低離音案子からなる半導体装置を容易に得るととができる等顕著な効果を要するものである。


4. 図面の簡単な説明

第1図万亜第3図は、本発明に係る半導体装置の製造方法を工限膜に示す説明図である。

1 一半導体施収、1 一敗化度、1 一也、1 一 ベース保域、 5 一致化膜、 5 一包、1 一工 1 ッ タ保域、 8 一 コンタクトホール、 9 , 1 0 一取 出電板、 1 1 一半導体装備。 第1萬



第 2 図



第3回 11 896107 5